首页> 外文OA文献 >CMOS Layout Design and Performance Analysis for Synchronization Failures using 50nm Technology

【2h】

CMOS Layout Design and Performance Analysis for Synchronization Failures using 50nm Technology

机译：采用50nm工艺的同步失效CmOs布局设计与性能分析

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Ambresh Patel; Sachin Bandewar;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design of an adaptive LNA for hand-held devices in a 1-V 90-nm standard RF CMOS technology: From circuit analysis to layout [J] . Becerra-álvarez Edwin, Sandoval-Ibarra F., M- de la Rosa José Journal of Applied Research and Technology . 2009,第1期

机译：采用1V 90nm标准RF CMOS技术的手持式设备的自适应LNA设计：从电路分析到布局
2. Analytical Design Algorithm of Planar Inductor Layout in CMOS Technology [J] . Heng-Ming Hsu, Kai-Yuen Chan, Hung-Chi Chien, IEEE Transactions on Electron Devices . 2008,第11期

机译：CMOS技术中平面电感布局的解析设计算法
3. Performance Analysis and Synchronization Failures in Deep sub Micron Technology [J] . Ambresh Patel, Anand Kumar Singh, Sachin Bandewar International Journal of Engineering Trends and Technology . 2015,第2期

机译：深亚微米技术的性能分析和同步失败
4. CMOS device technology toward 50nm region -- performance and drain architecture [C] . Atsushi Hori, Bunji Mizuno International Electron Devices Meeting . 1999

机译：CMOS器件技术朝向50nm区域 - 性能和漏极架构
5. Bipolar device characterization and design in CMOS technologies for the design of high-performance low-cost BiCMOS analog integrated circuits [D] . Larsen, Frode. 1994

机译：CMOS技术中的双极性器件表征和设计，用于设计高性能低成本BiCMOS模拟集成电路
6. Design of Signal Generators Using Active Elements Developed in I3T25 CMOS Technology Single IC Package for Illuminance to Frequency Conversion [O] . Roman Sotner, Jan Jerabek, Ladislav Polak, 2020

机译：使用I3T25 CMOS技术开发的有源元件设计信号发生器用于单路IC封装实现照度到频率的转换
7. Design of an adaptive LNA for hand‐held devices in a 1‐V 90‐nm standard RF CMOS technology: From circuit analysis to layout [O] . Edwin Becerra‐Álvarez, F. Sandoval‐Ibarra, José M‐ de la Rosa 2009

机译：采用1 V 90 nm标准RF CmOs技术设计手持设备的自适应LNa：从电路分析到布局
8. Semiconductor Measurement Technology: The Design, Testing, and Analysis of a Comprehensive Test Pattern for Measuring CMOS/SOS Process Performance and Control [R] . Linholm, L. W. 1981

机译：半导体测量技术：用于测量CmOs / sOs工艺性能和控制的综合测试模式的设计，测试和分析

CMOS Layout Design and Performance Analysis for Synchronization Failures using 50nm Technology

著录项

引文网络

相似文献

相关主题

期刊订阅